STAGE : Développement d'un générateur de moniteurs synthétisables à partir d'assertions PSL
Sujet
Le stage se situe dans le contexte de la vérification de composants virtuels par simulation et de la génération de modules logiques synchrones dédiés à la vérification de propriétés décrites en PSL. Il s'appuiera sur le "front-end" de SMASH-Assert (module de simulation de PSL dans le simulateur mixte SMASH).
Le stage consistera à:
- étudier la technologie HORUS (initialement mise au point par le laboratoire TIMA) dont SMASH-Assert et SLED-Assert seront des implémentations (resp. dans les domaines de la simulation et de l'implémentation)
- spécifier le générateur des moniteurs en veillant aux aspects suivants:
- une implémentation rigoureuse de la technologie HORUS ;
- une intégration harmonieuse avec le "front-end" de SMASH-Assert ;
- une protection suffisante de la propriété intellectuelle mise en jeu (les modèles VHDL/Verilog générés ne devront pas permettre une ingénierie inverse trop facile).
- définir un plan de validation pour SLED-Assert
- développer et documenter le générateur de moniteurs
L’intérêt pour le stagiaire est d’être confronté à des problématiques techniques stimulantes dans le cadre du développement d’un produit innovant dans le domaine de la conception de circuits électroniques.
Profils recherché
- Bac +5 avec des connaissances techniques :
- développement de langage C/C++
- langages de description de circuits logiques (VHDL / Verilog), langage PSL en bonus
Stage basé à : Meylan
Stage à pourvoir : Dès que possible
Durée du stage : minimum 6 mois
Envoyer votre candidature
par email: careers@dolphin.fr
Ou écrire s/ref DOL-STG-HORUS à :
DOLPHIN, BP 65, 38242 MEYLAN CEDEX
Phone: +33 4 76 41 74 04
Fax: +33 4 76 90 29 65
< Retour aux offres d’emploi
|
